本文来自微信公众号“半导体行业观察”，编译自hpcwire。
微电子行业标准制定的全球领导者JEDEC固态技术协会今天宣布发布备受期待的高带宽存储器(HBM)DRAM标准：HBM4。
JESD270-4 HBM4的设计是超越先前HBM3标准的进化步骤，它将进一步提高数据处理速率，同时保持更高带宽、功率效率以及每个芯片和/或堆栈的更大容量等基本特性，因为更高的带宽可以实现更高的数据处理速率。
HBM4带来的改进对于需要高效处理大型数据集和复杂计算的应用至关重要，包括生成式人工智能(AI)、高性能计算(HPC)、高端显卡和服务器。HBM4在该标准的先前版本上进行了多项改进，包括：
增加带宽：通过2048位接口，传输速度高达8 Gb/s，HBM4可将总带宽提高至2 TB/s。
通道数加倍：HBM4将每个堆栈的独立通道数量加倍，从16个通道（HBM3）增加到32个通道，每个通道包含2个伪通道。这为设计人员提供了更大的灵活性和访问立方体的独立方式。
电源效率：JESD270-4支持供应商特定的VDDQ（0.7V、0.75V、0.8V或0.9V）和VDDC（1.0V或1.05V）级别，从而降低功耗并提高能源效率。
兼容性和灵活性：HBM4接口定义确保与现有HBM3控制器的向后兼容性，从而允许在各种应用中实现无缝集成和灵活性，并允许单个控制器在需要时同时与HBM3和HBM4配合使用。
定向刷新管理(DRFM)：HBM4结合定向刷新管理(DRFM)，以提高行锤缓解（row-hammer）能力以及可靠性、可用性和可服务性(RAS)。
容量：HBM4支持4高、8高、12高和16高DRAM堆栈配置，具有24 Gb或32 Gb芯片密度，可提供64GB（32 Gb 16高）的更高立方体密度。
NVIDIA技术营销总监兼JEDEC HBM小组委员会主席Barry Wagner表示：“高性能计算平台正在快速发展，需要在内存带宽和容量方面进行创新。HBM4由NVIDIA与技术行业领导者合作开发，旨在推动AI和其他加速应用在高效、高性能计算方面的飞跃。”
JEDEC董事会主席Mian Quddus表示：“JEDEC成员致力于制定支持未来技术所需的标准。”他补充道：“HBM小组委员会不断改进HBM标准的努力，有望推动各种应用领域的重大进步。”
Cadence高级副总裁兼芯片解决方案事业部总经理Boyd Phelps表示：“AI模型规模的大幅增长需要更高的内存带宽，以提高采用异构计算架构的AI硬件系统的效率，确保大规模数据快速无缝地移动。HBM4标准通过显著的增强功能满足了这一更高带宽需求。通过与JEDEC及生态系统合作伙伴的合作，Cadence正在通过提供业界性能最高、功耗和面积最省的HBM4内存子系统来促进这一转变。”
谷歌云芯片副总裁尼基尔·贾亚拉姆(Nikhil Jayaram)表示：“内存带宽是AI计算系统性能的关键支柱之一。JEDEC HBM4代表着谷歌在下一代训练和推理系统所需的带宽方面迈出了一大步。我们期待基于HBM4的系统能够推动AI的进步，并期待与JEDEC合作，共同拓展HBM的未来。”
参考链接
https://www.hpcwire.com/off-the-wire/jedec-releases-hbm4-standard-to-advance-ai-and-hpc-memory/
